GRY-Online.pl --> Archiwum Forum

timing - w teorji jak to zrozumieć?

17.10.2007
09:23
[1]

MGS_Saladin [ ]

timing - w teorji jak to zrozumieć?

Witam mam pewne niescislosci w swojej wiedzy na ow temat... może to są w ogole odrębne dziedziny... niewiem do konca jak to zrozumiec... a wiec przytocze najpierw fragment z ksiązki troche go streszcze bo jest długi:

Typowa pamięć DRAM o czasie dostępu 60 ns zazwyczaj w trybie seryjnym jest taktowana zgodnie ze schematem 5-3-3-3. Oznacza to, że pierwsza operacja dostępu wymaga pięciu cykli (w przypadku magistrali systemowej taktowanej zegarem 66 MHz daje to około 75 ns lub inaczej 5x15 ns), natomiast każda następna już tylko trzech (3 x 15 ns = 45 ns)

oki a teraz chcialem sie dowiedziec czy te liczby 5-3-3-3 to nic innego jak CL - tRP - tRCD - tRAS

fragment opisu ow skrotow z jednej ze stron:
CL, czyli CAS Latency - jest to opóźnienie, jakie następuje pomiędzy pojawieniem się sygnału sterującego CAS, a pojawieniem się zawartości komórki pamięci na magistrali danych

tRP (RAS Precharge Delay) - opóźnienie które wiąże się z koniecznością odświeżania zawartości pamięci aktywnego wiersza, przed 'zamknięciem' go oraz przejściem do odczytu nowego

tRCD (RAS to CAS Delay) - przerwa, jaka następuje pomiędzy odczytem przez pamięć adresu wiersza, a odczytem adresu kolumny wystawionym na magistrale adresową

tRAS (Active to Preharge Delay) - czas jaki musi upłynąć pomiędzy aktywacją danego wiersza, a pojawieniem się komendy precharge umożliwiającej jego zamknięcie. Minimalna wartość tego opóźnienia jest oczywiście zawsze większa od sumy CL i tRCD.


ostatni podkreślony fragment nijak sie ma do tego wszystkiego moze ja coś sie pomysliłem albo czegos nierozumie prosze o jakas podpowiedz... a i z gory przepraszam za bledy...

17.10.2007
09:58
[2]

Trael [ Mr. Overkill ]

W tym przypadku 5-3-3-3 powinno być raczej na odwrót. 5 powinno być ostatnie i w tym wypadku wyznaczało by tRAS. Tak przynajmniej widziałem do tej pory, tRAS zawsze był największą liczbą i wtedy wszystko zgodnie jest z teorią.

Edit: Pierwszy wynik z googli
Potwierdza tylko, że ktoś kto pisał tą teorię coś popierniczył.

17.10.2007
11:22
[3]

N2 [ negroz ]

Zwykły bug ksiazkowy.

17.10.2007
14:39
smile
[4]

MGS_Saladin [ ]

- timingi 4-12-4-4
- timingi 3-8-4-4
- timingi 4-12-4-4

chyba że producenci sobie zamieniaja kolejnosc? bo tak to by chyba pasowało

17.10.2007
15:11
smile
[5]

kkkkkkrystian [ Senator ]

jak sprawdzić jakie timingi ma moja pamięć
@ 200 MHz 3.0-3-3-8 (CL-RCD-RP-RAS) / 11-14-2 (RC-RFC-RRD) - to są timingi pod 200Mhz napisane w everescie
moja pamięć pracuje w 400Mhz ale tak to jest z DDR, że pisze 200, jak sparwdzić

17.10.2007
21:31
[6]

N2 [ negroz ]

To 200Mhz to własnie rzeczysiwte taktowanie tych pamieci. Efektywne 400Mhz dla DDR (dual data rate).

17.10.2007
21:42
[7]

N2 [ negroz ]

MGS_Saladin -> Nie ma ustalonej odgórnej kolejności co do wartości timingów. Spójrz np. jak podaje everest, a jak np BIOS.

© 2000-2021 GRY-OnLine S.A.